EP1 (5 Abril 2024) **IC-23-24-Q2**

Apellidos y Nombre:

……Grupo:……DNI:……

Examen E1 (temas 1-7)

Duración: 1 hora 45 minutos. La solución de cada ejercicio se tiene que escribir en el espacio reservado para ello en el propio enunciado. No podéis utilizar calculadora, apuntes, etc. La solución del examen se publicará en Atenea el lunes por la tarde y las notas antes de una semana.

1. (1 punto)


Cada fila de la tabla tiene 4 columnas con: el vector X de 8 bits, X expresado en hexadecimal, el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario, y el valor en decimal, Xs, que representa X interpretado como un número entero codificado en binario en Ca2.


Completa todas las casillas vacías.

X (bin)	**X (Hexa)**	**X_u**	**X_s**
10000001			
	0x2F		
			-56

2. (1,5 puntos)

Completa el cronograma del siguiente circuito, asumiendo los siguientes tiempos de propagación Tp(And)=10u.t. Tp(FF)=30u.t. No olvides marcar las zonas que no podemos saber el valor de la señal. (cada línea vertical representa 10 u.t.)






EP1 (5 Abril 2024) **IC-23-24-Q2**

Apellidos y Nombre:

……Grupo:……DNI:……

3. (1.5 puntos)

Dado el esquema del CLC a bloques de la derecha, completad la siguiente tabla que indica el valor de las salidas del circuito para cada uno de los tres casos concretos de valores de las entradas (un caso por fila).




X	Y	e	f	W	A	g	h
1010 1010	1010 1010						
1111 1111	0000 0000						
0000 0001	1000 0000						

4. (2 puntos)

Dado el circuito de la figura:

a. (1 punto)
Dibujad el grafo de estados (y la leyenda) del siguiente circuito secuencial. Los biestables se inicializan a 0.



b. (1 punto)
Asumiendo los siguientes tiempos de propagación: Tp(Biestable)=100u.t., Tp(ROM)=50u.t. y Tp(Mux)=80u.t.
Asumid también que la entrada "a" tarda 130u.t. en estabilizarse y que la entrada "b" tarda 170u.t en estabilizarse.
Asumid que las salidas c, d y e se cargan directamente en un registro y por lo tanto no necesitan estar ningún tiempo extra de estabilización.

Indicad todos los caminos críticos y cual debería ser el tiempo de ciclo mínimo del circuito.

5. (2 puntos)

Nos piden que diseñemos **el grafo de estados** de un circuito que recibe una señal de entrada (x) que indica si la conexión entre dos circuitos es estable. Si el valor de x es 1, la conexión es estable, si es 0 significa que es inestable. Como el sistema tolera conexiones inestables de hasta 3 ciclos consecutivos, nuestro circuito deberá activar una alarma (salida) el ciclo posterior a haber detectado tres ciclos consecutivos de conexión inestable (x=0). La alarma deberá estar activa hasta el ciclo siguiente al primer 1 en la entrada posterior a la activación de la alarma. En ese instante, se volverá a iniciar el proceso de detección de inestabilidad. En el estado inicial la señal de alarma está a 0. Se puede ver un cronograma simplificado del comportamiento en la siguiente tabla.

Ciclo	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
x	1	1	0	0	1	1	0	0	0	1	1	0	0	0	0	0	1	1
Alarma	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	0

EP1 (5 Abril 2024) **IC-23-24-Q2**

Apellidos y Nombre:


……Grupo:……DNI:……

6. (2 puntos)

Nos piden que implementemos un procesador de propósito específico (PPE) que calcule la media de duración de un proceso El PPE tiene dos señales de entrada llamadas Start y Stop. La entrada Start indica el inicio de un proceso y la entrada Stop indica la finalización del proceso. La duración de un proceso es el número de ciclos desde que recibimos la señal 1 (incluido) hasta que recibimos la señal de stop (no incluido).

- Start se activará (valdrá 1 durante 1 ciclo) cada vez que se inicie un proceso.
- Stop se activará (valdrá 1 durante 1 ciclo) cada vez que finalice un proceso.
- Start y stop nunca valdrán 1 en el mismo ciclo
- Una vez iniciado un proceso, se ignorará la señal start hasta que finalice el proceso que estamos midiendo.
- Si no se ha iniciado un proceso, se ignorará la señal stop hasta que se haya iniciado un proceso.
- La salida será siempre la media de la duración (en ciclos) de todos los procesos **finalizados**.
- Inicialmente la salida del circuito es 0
- El módulo Div devuelve 0 cuando las dos entradas son 0

Ciclo	0	1	2	3	4	5	6	7	8	9	10	11	12
start	0	1	0	0	0	1	0	1	0	0	0	0	0
stop	0	0	0	1	0	0	0	0	0	0	0	1	0
Media	0	0	0	0	2	2	2	2	2	2	2	2	4



Estado	Mx0	Mx1	Mx2	Ld1	Ld2
S0			X		
S1					
S2			0		
S3				1	

